В данной статье будет осуществленно исследование подсистемы аналогового ввода/вывода отладочного модуля.
Упрощенная функциональная схема аналогового модуля ввода/вывода представлена на следующем рисунке:
рис. 1.  Упрощенная функциональная схема аналогового модуля ввода/вывода
В состав аналогового модуля встроен микроконтроллерAVR ATXmega128A1 для возможности работы с аналоговыми сигналами. Данный микроконтроллер реализует:
  • ·2 восьмиканальных, 12 битных аналого-цифровых преобразователя с возможностью делать до 2 миллионов преобразований в секунду(2 Msps).
  • ·2 двуканальных, 12 битных цифро-аналоговых преобразователя с возможностью делать до 1 миллиона преобразований в секунду(1 Msps).
  • ·4 аналоговых компаратора.
  • ·DMA контроллер
  • ·Доступ через USB используя EZ-USBFX2
  • ·А так же включает 128 Кбайт Флеш + 2 Кбайта EEPROM памяти
Блок-диаграмма микроконтроллера представлена на следующем рисунке:
Рис. 2. Блок-диаграмма микроконтроллера.  
АЦП
Что касается режима работы АЦП, то два модуля могут работать одновременно, индивидуально или синхронно.
Рис. 3. Блок схема АЦП.
Каждый АЦП имеет четыре MUX регистра выбора и соответствующие им регистры результата.
АЦП может быть настроен на 8 - или 12-битный результат, тем самым уменьшая минимальное время преобразования (задержку) от 3,5 мкс для 12-битных до 2,5 мкс для 8-битных результатов. Так же можно использовать DMA для перемещения результатов непосредственно в память или периферийные устройства. Для увеличения динамического диапазона доступен дополнительный этап усиления. АЦП преобразование может начаться по требованию программного приложения или по приходу данных с других периферийных устройств.
Для ввода данных используются PORTA и PORTB каждый из которых подключен к соответствующим АЦП. Эти устройства обозначены как ADCA и ADCB
соответственно. Для входных данных используются ножки PA0..PA7 и PB0..PB7, которые на аналоговом модуле выведены на отводы XA0..XA7 и XB0..XB7 соответственно.
ЦАП
  Рис. 4. Блок схема АЦП.  
ЦАП преобразует цифровые значения в аналоговый сигнал. ЦАП может использовать внутренние напряжения 1,0 в качестве верхнего предела для преобразования, а также может использовать напряжение питания или какое-то напряжение , подаваемое из вне.
Каждый ЦАП имеет один непрерывный выход с высокой способностью возбуждения для резистивных и емкостных нагрузок. Кроме того, можно разделить непрерывный временной канал на два канала- выборки и удержания (Sample and Hold (S/H)), каждый с отдельным регистром преобразования данных. ЦАП преобразование может быть запущенно с помощью прикладного программного обеспечения, написанием регистров преобразования данных. ЦАП также может быть сконфигурирован по средствам преобразования триггеров Системы Результатов (EventSystem), имеющую регулярную синхронизацию, независимо от прикладного программного обеспечения. Для передачи данные из памяти в регистры данных ЦАП может быть использован DMA интерфейс.
Каждый из портов PORTA и PORTB имеет один ЦАП. Эти устройства обозначены как DACA DACB соответственно.
Выводы для внешнего использования ЦАП совмещены с выводами АЦП.
Литература:
1. ATxmega64A1/128A1/192A1/256A1/384A1 datasheet.